


電荷積分型SOIピクセル検出器FPIX2のビーム試験

D. SEKIGAWA, K. HARA, S. HONDA, W. AOYAGI, S. ENDO, K. KANAYAMA (U Tsukuba), Y. ARAI, T. MIYOSHI, I. KURACHI, S. ONO, M. YAMADA, T. TSUBOYAMA, Y. IKEGAMI, J. HABA (KEK), M. Togawa, T. Mori (Osaka U), A. Ishikawa (Tohoku U), R. Nishimura (SOKENDAI)



SOIピクセル検出器の高エネルギー実験での応用

高エネルギー実験では通過粒子の飛跡を再構成することで運動量、を測定し、粒子の崩壊点などを知る。
高い位置・時間分解能を持つSOIピクセル検出器を高エネルギー実験に応用し、より精密な測定から新物理の発見を目指す
※ILCでは位置分解能3μm以下が要求されている




ATLAS検出器等のピクセル検出器ではセンサー部と回路を金属バンプにより接合するためピクセル細密化に限界がある。
SOIピクセル検出器ではモノリシック型構造のためピクセルの細密化が可能

高精細積分型SOIピクセル検出器 FPIX2


FPIX2 Double

- バルク型、比抵抗 p型 1kΩ・cm以上
- チップサイズ 2.9mm□
- チップ厚 300μm
- ピクセルサイズ 8μm□
- ピクセル数 128×128



pixel回路内にストレージキャパシタを持たないため細密ピクセル化を実現

チャージシェアリングによるサブミクロンの分解能に挑戦



SOI2 PIXEL SOI2 DECORDER SOI2 I/O

ビーム試験


set up

2016年6月22～23日
@東北大学 電子光学研究センター
e⁺ビーム

- 22日 p = 460MeV/c (370k events)
- 23日 p = 670MeV/c (570k events)

1spillあたり10s
triggerシンチ 350Hz/spill
DAQ rate 35Hz
ビームサイズ
σ_H = 7.9mm σ_V = 6.8mm

SOFIST ... ILCにむけて開発中の
SOIピクセル検出器
SVX4 ... 半導体ストリップ検出器
FEI4 ... ビームモニターに用いた
半導体ピクセル検出器
シンチ1 ... 2mm□
シンチ2 ... 5mm□



DAQ 同期



SEABAS2 をMASTERとして使用し
FPIX2 4枚、SOFIST、SVX4 2枚に
対してTime Stamp、Triggerを出力、
また各検出器からの
Busyを受けることで同期

Time stamp 1kHz

ペDESTル評価



- 測定パラメータ
- RSTV 1400mV
 - VSOI2 GND
 - Scan Time 400ns/pix
 - 0.8ms/frame
 - 逆バイアス電圧 -200V
 - Time Stamp 1kHz

ペDESTルラン (2枚目)
外部クロックをトリガーとして25000events
12bit ADC 信号はネガティブ



ピクセルごとにガウスフィット → σ = 1.79[ADU]
σ > 2.4となるピクセルをnoisy pixelとして
以降の解析において除外
noisy pixel ... 6 pixel(0.04%)

hit 条件





313k eventsから103k events
となりシンチと有感領域の
比と近い値となった

これ以降50ADCを
Hitの基準とした

クラスタリング


hit pixelを中心に全イベントの出力の平均



5σ(10ADC)以上の出力となる
5×5ピクセルをクラスターサイズとした

cluster charge 5×5 @ -200V

Landau Gauss Fit



Signal = 534.9 ± 0.4 ADU


Noise = σ × √5 × 5
= 9.0 ± 0.2

⇒ S/N ~ 59

HV scan

VDET = (-100V, -150V, -200V, -250V, -300V)

HV 依存 (5×5 クラスター)




$$W = \sqrt{2\epsilon V \mu \rho}$$

ε: 誘電率 V: 逆バイアス電圧

μ: 移動度 ρ: 比抵抗率

⇒ 空乏層厚は√V に比例


S/NのHV依存性



逆バイアス電圧が大きくなるほどS/Nがよくなる
-300VにおいてS/N~69

検出効率


2枚目(track)のhit位置を限定



散乱の影響により領域を限定する
ほど検出効率は高くなっている
検出効率: 99.0 ± 0.4%以上

residual

1,3枚目のhitから想定される
2枚目のhit位置と実際のhit位置の差



多重クーロン散乱の影響により
検出器本来の位置分解能を
求めることは困難

まとめ

- SOIピクセル検出器 FPIX2の高エネルギービーム試験にむけて670MeVのe⁺ビーム応答試験を行った
 - 初めてDouble SOIピクセル検出器によるトラックを引くことができた
 - 収集電荷量が空乏層の厚さに比例していることが確認できた
 - MIP応答を測定し、S/N ~ 69(-300V)だとわかった
 - 検出効率は99.0 ± 0.4%以上だとわかった

今後

- 今回のビーム試験では散乱などに影響により検出器本来の位置分解能を評価することができなかったため、12月のアメリカ・フェルミ国立研究所での高エネルギービーム試験で位置分解能、検出効率を求め、また全空乏化状態でのS/Nを求める